• Mantener el tiempo de acceso promedio a la memoria pequeño.
• Reducir el ancho de banda entre memoria principal y procesador

La dirección generada por el procesador es comparada con los datos que están almacenados en la cache, si el dato está presente, el procesador lo lee desde la cache, si el dato no está presente, se transfiere desde la memoria principal a la cache.

Bloque : unidad mínima de almacenamiento en cache

Acierto : palabra buscada pertenece a bloque presente en cache

Desacierto : palabra buscada pertenece a bloque ausente de cache

Razón de acierto : fracción de referencias a memoria que producen aciertos

Razón de desacierto : 1 - (razón de acierto)

Tiempo de acierto : tiempo en leer un dato del cache

Se mantienen los datos accesados más recientemente en la memoria rápida.

Al leer un dato al cache, se leen los datos contiguos (bloque).

Tiempo acceso = (razón de acierto) * (tiempo de acierto)

Cada bloque de datos en memoria puede ubicarse en un y sólo un bloque del cache.

Ubicación normalmente es: número del bloque módulo número de bloques en el cache

- Económico, acceso rápido (utilizado en caches internas) .

- Mayor razón de desaciertos por competencia por bloque específico.

Cualquier bloque de memoria puede ubicarse en cualquier bloque del cache.

Número completo del bloque es el tag.

- Más caro (muchos comparadores).

- Acceso más lento, dato no disponible hasta saber si acceso fue acierto o desacierto (etapa de comparación y multiplexión).

- Menor tasa de desaciertos por competencia por bloque

Es un esquema intermedio.

Cada bloque memoria puede ser ubicado en uno de N bloques del cache (conjuntos de N bloques) .

Cada bloque de memoria tiene asociado un conjunto específico.

• Más económico que cache completamente asociativo, pero más caro que cache

• Dato disponible después de etapa de comparación y multiplexión

• Acceso directo al bloque: cada bloque de memoria puede encontrarse sólo en un bloque del cache.
• Bloque se encuentra a través de indexación (usando el número del bloque como índice)
• Se requiere comparar los tags para saber si el bloque es realmente el que se busca
• Bloque está disponible antes de terminar la comparación

• Búsqueda completa: el bloque puede estar en cualquier bloque del cache
• Comparar el tag del bloque con todos los tags de los bloques del cache
• Multiplexor selecciona bloque cuyo tag coincide, si existe uno
• Dato está disponible después de las comparaciones.

• Indexación parcial: encontrar el conjunto del bloque
• Búsqueda asociativa parcial: encontrar el bloque dentro del conjunto
• Comparar tags de bloques dentro del conjunto
• Multiplexor selecciona bloque dentro del conjunto
• Bloque disponible después de la selección

• Cualquier bloque

• Mejor desempeño que aleatorio (aprox. 10%)
• Más complejo de implementar (se aproxima)

• Bloque se escribe en cache y en memoria principal
• Se utiliza buffer de escritura para mejorar desempeño (write buffer)
• No necesita ser escrito en memoria principal al ser reemplazado
• Escritura puede realizarse en paralelo con verificación de acierto/desacierto

• Se escribe solamente en el cache
• Bloque se escribe en memoria principal cuando es reemplazado
• Necesita un bit adicional para indicar que el bloque fue modificado (dirty bit)
• Requiere verificar acierto/desacierto antes de escribir en cache

• Primer acceso al bloque
• Posteriores accesos no provocan desacierto

• Tamaño del cache insuficiente
• Aumentar tamaño del cache

• Bloques de memoria compiten por bloques en cache
• Aumentar grado de asociatividad del cache

• Requiere varios accesos a memoria
• Memoria requiere ser muy rápida
• Solución cara

• Ancho de palabra mayor (ej. del tamaño del bloque)
• Bus ancho permite transferir bloque completo al cache en un acceso
• Costo alto

• Memoria ancha (ej. del tamaño del bloque)
• Bus de ancho normal
• Lectura simultánea a las memorias
• Acceso segmentado para la transferencia